本文へスキップ

採用情報

採用情報 > RTL設計及び検証エンジニア 募集要項


募集職種 RTL設計及び検証
業務内容 情報端末、情報家電、放送機器、医療機器、制御装置の映像信号、画像処理回路伝送処理、無線処理の設計・開発・評価
【Verilog-HDL、VHDL等の記述言語】
【ALTERA、XilinX、Lattice、Microsemi】
必要な経験等 経験者〜向上心のある方。未経験者もOK。
技術を極めていきたいという思いのある方
・FPGA/ASIC設計経験者優遇
・基板設計経験があれば尚可
・周辺回路の設計経験あれば尚可
雇用形態 正社員
雇用期間 雇用期間の定めなし
賃金 月給220,000円 〜 400,000円 ※年齢・経験を考慮します。
諸手当 家族手当、通勤手当、資格手当、役職手当ほか
給与改定 年1回
賞与 年2回
勤務時間 9:00〜17:30 ※原則フレックスタイム制度
休日休暇 年次有給休暇、夏季休暇、年末年始休暇、慶弔休暇、出産休暇、
育児・介護休業など  年間休日125日(計画年休3日含む)
社会保険
教育研修 新入社員研修、技術研修、自己啓発援助ほか
備考 応募希望の方は応募書類を事業所所在地までご郵送下さい。書類到達後、5日程度で面接可否のお知らせを致します。